Comme prévu initialement, les Hammer se contenteront de la DDR 1ère du nom dans leur version initiale. Il faut dire que l'intégration d'un contrôleur mémoire DDR-II aurait fait prendre du retard à l'architecture Hammer, alors que cette mémoire n'est pas prévue pour une production en volume avant le second semestre 2003.
Est-ce que cela sera vraiment pénalisant pour les Hammer ? Pas forcément. En effet, il ne faut pas oublier que la bande passante ne fait pas tout, et que le Hammer permettra d'augmenter les performances mémoire via un autre facteur qui est celui des temps de latence, via l'intégration du contrôleur mémoire directement sur le CPU. De plus, les Opteron, version serveur du Hammer, gèrent la DDR-SDRAM sur deux canaux, ce qui leur permettra dès leur sortie de disposer d'une bande passante théorique équivalente à la DDR-II.
Le support de la DDR-II pour les Hammer devrait se faire en 2004, date à laquelle la DDR-II sera réellement disponible chez AMD, via la sortie de nouvelle révision des Hammer. Le contrôleur mémoire intégré montrera alors son gros désavantage : alors que chez Intel un simple changement de carte mère + mémoire "suffira" pour profiter de la DDR-II, chez AMD il faudra en sus changer le processeur ...
Intel a annoncé les premières livraisons de son processeur IA-64 de 2nde génération, l'Itanium 2, connu sous le nom de code McKinley. Ce cpu, qui est censé être 1.5 à 2 fois plus rapide que l’actuel Itanium, aura un core de 464mm² incorporant 220 Millions de transistors. Il dispose notamment de 1.5 à 3 Mo de cache L3 on die, d'une bande passante externe triplée (6.4 Go /s) et d'une fréquence de 1 GHz, contre 800 MHz pour l'actuel Itanium. Le prix de l'Itanium 2 est compris entre 1338$ pour la version 900 MHz / 1.5 Mo de L3 et 4226$ pour la version 1 GHz / 3 Mo de L3.
The Inquirer dit avoir à sa possession la dernière roadmap d’Intel, et nous révèle qu’Intel sortira son Xeon 2,8 GHz gravé en 0,13 micron ce trimestre plutôt qu’en fin d’année.
Les Xeon MP Gallatin (0,13 µ), fonctionnant avec un bus à 533 MHz, sont prévus pour le premier trimestre 2003 aux vitesses de 2 GHz, 1,9 GHz et 1,5 GHz avec respectivement 2 Mo, 1 Mo et 1 Mo de cache L3.
Le Xeon 2.80GHz fonctionnera avec les chipsets Serverworks GC-HE et E7500.
On apprend également que le chipset 7501 gérera le bus système 533MHz.
Le Pentium III-S 512K commencera à disparaître pendant le deuxième trimestre de cette année…
The HIP6031CB above PCI slot 1 controls the VCORE to CPU1. There is another HIP6031CB, on the bottom side of the motherboard right under the power connector, that controls VCORE on CPU0.
I've wired a 20K trimpot from pin 7 of these IC's (that is 2 seperate trimpots) to ground and am able to adjust the voltage around +10-12% or alittle over 2 volts. Make sure you start with the trimpot at the 20K setting (or use a 10K trimpot in series with a 10K resistor) so you dont start out shorting pin7 to ground.
IMPORTANT - measure the voltage at the points shown in the photos for both VCORE's. I believe that the voltages shown in the BIOS are for VCORE0 only. I found that adjusting the trimpot for VCORE1 had no effect on the BIOS reading but upon measuring it from the regulator it responded to the trimpot adjustments.
I now have my Athlon XP 1600+'s (1400mhz) running nicely at 1900+ (1600mhz) @ 1.99 volts
